Please open Telegram to view this post
VIEW IN TELEGRAM
😁65👍6
Завершилась конференция HotChips 2024 — одно из самых значимых и увлекательных ежегодных событий, посвященных передовым разработкам в области микропроцессоров и полупроводниковых технологий.
С программой конференции можно ознакомиться на сайте HotChips. Тут найдете и доклады от Nvidia, Intel, Qualcomm, AMD, OpenAI.
Но чтобы получить доступ к докладам и видеозаписям конференции придется раскошелиться на примерно на 130 долларов.
Если делать этого не хотите, то можно обратиться к изданиям, которые уже вовсю пишут статьи по прошедшим докладам. Один из таких сайтов — горячо мною любимый ChiP and Chease.
На момент публикации поста на портале уже доступны 3 доклада с прошедшей конференции:
1) AmpereOne at Hot Chips 2024: Maximizing Density. Особый интерес в том, что в докладе рассматриваются особенности архитектуры процессора от Ampere, включая детали разработки собственного ядра и отказа от лицензирования ядер Neoverse от Arm.
2) Hot Chips 2024: Qualcomm’s Oryon Core. Разбор микроархитектуры Snapdragon X Elite. Обсуждение предсказателя переходов TAGE, работы с памятью, особенности проектирования крупных TLB.
3) Tesla’s TTPoE at Hot Chips 2024: Replacing TCP for Low Latency Applications. Доклад посвящен суперкомпьютеру Dojo от Tesla и разбора проблемы ограничения пропускной способности из-за медленной передачи данных между хостами и суперкомпьютером через PCIe.
Вы еще тут? Бегом читать доклады, а потом обсудим их в комментариях 🤓
С программой конференции можно ознакомиться на сайте HotChips. Тут найдете и доклады от Nvidia, Intel, Qualcomm, AMD, OpenAI.
Но чтобы получить доступ к докладам и видеозаписям конференции придется раскошелиться на примерно на 130 долларов.
Если делать этого не хотите, то можно обратиться к изданиям, которые уже вовсю пишут статьи по прошедшим докладам. Один из таких сайтов — горячо мною любимый ChiP and Chease.
На момент публикации поста на портале уже доступны 3 доклада с прошедшей конференции:
1) AmpereOne at Hot Chips 2024: Maximizing Density. Особый интерес в том, что в докладе рассматриваются особенности архитектуры процессора от Ampere, включая детали разработки собственного ядра и отказа от лицензирования ядер Neoverse от Arm.
2) Hot Chips 2024: Qualcomm’s Oryon Core. Разбор микроархитектуры Snapdragon X Elite. Обсуждение предсказателя переходов TAGE, работы с памятью, особенности проектирования крупных TLB.
3) Tesla’s TTPoE at Hot Chips 2024: Replacing TCP for Low Latency Applications. Доклад посвящен суперкомпьютеру Dojo от Tesla и разбора проблемы ограничения пропускной способности из-за медленной передачи данных между хостами и суперкомпьютером через PCIe.
Вы еще тут? Бегом читать доклады, а потом обсудим их в комментариях 🤓
👍13🔥5👀2
Очередной стартап вышел из стелс режима. Встречайте - Akeana.
Akeana представила три семейства процессорных IP на базе RISC-V:
1) Akeana 100 Series: 32-битные решения микроконтроллерного класса.
2) Akeana 1000 Series: 64-битные процессоры с поддержкой многоядерности, векторных расширений, гипервизора и неких опциональных AI расширений. Ну куда же без них в 2024-м.
3) Akeana 5000 Series: Высокопроизводительные 64-битные процессоры для ноутбуков, дата-центров и облачных инфраструктур.
Кроме процессоров, Akeana также представила набор IP для создания SoC, который включает контроллеры прерываний (AIA RISC-V APLIC) и когерентные кластеры. Кроме того, компания анонсировала Matrix Engine, о котором пока доступно очень мало информации.
Более подробную информацию о характеристиках продуктов можно найти на сайте компании. Однако отсутствие реальных бенчмарков и возможности тестирования предлагаемого продукта — затрудняет оценку нового игрока в экосистеме RISC-V на данный момент.
Akeana представила три семейства процессорных IP на базе RISC-V:
1) Akeana 100 Series: 32-битные решения микроконтроллерного класса.
2) Akeana 1000 Series: 64-битные процессоры с поддержкой многоядерности, векторных расширений, гипервизора и неких опциональных AI расширений. Ну куда же без них в 2024-м.
3) Akeana 5000 Series: Высокопроизводительные 64-битные процессоры для ноутбуков, дата-центров и облачных инфраструктур.
Кроме процессоров, Akeana также представила набор IP для создания SoC, который включает контроллеры прерываний (AIA RISC-V APLIC) и когерентные кластеры. Кроме того, компания анонсировала Matrix Engine, о котором пока доступно очень мало информации.
Более подробную информацию о характеристиках продуктов можно найти на сайте компании. Однако отсутствие реальных бенчмарков и возможности тестирования предлагаемого продукта — затрудняет оценку нового игрока в экосистеме RISC-V на данный момент.
👀11🔥6👍4
Введение в работу с EDA Vivado
Лектор Школы Синтеза Дмитрий Смехов подготовил прекрасное руководство по работе с инструментом Vivado, который используется при разработке аппаратуры для ПЛИС фирмы Xilinx (AMD).
Это руководство содержит рекомендации по организации репозитория проекта, запуска моделирования как в CLI, так и в GUI режимах.
Версия руководства на русском языке — link
Версия руководства на английском языке — link
#bestpractice
Лектор Школы Синтеза Дмитрий Смехов подготовил прекрасное руководство по работе с инструментом Vivado, который используется при разработке аппаратуры для ПЛИС фирмы Xilinx (AMD).
Это руководство содержит рекомендации по организации репозитория проекта, запуска моделирования как в CLI, так и в GUI режимах.
Версия руководства на русском языке — link
Версия руководства на английском языке — link
#bestpractice
🔥25👍9✍2👀2
Please open Telegram to view this post
VIEW IN TELEGRAM
😁27👀8🔥5
Не уходя далеко от темы Vivado, хочу напомнить, что в одном из лучших курсов по процессорным архитектурам есть руководство, которое помогает новичкам освоить основы работы с Vivado.
Если объём материалов курса АПС кажется пугающим и вы не знаете, с чего лучше начать, почему бы не начать знакомство со средой проектирования Vivado?
В руководстве разобраны следующие темы:
1) Создание нового проекта под отладочный стенд Nexys A7;
2) Навигатор по маршруту проектирования;
3) Менеджер проекта;
4) Как запустить симуляцию в Vivado;
5) Руководство по поиску функциональных ошибок;
6) Анализ RTL;
7) Как прошить ПЛИС;
8) Руководство по работе с ошибками обработки кода.
#bestpractice
Если объём материалов курса АПС кажется пугающим и вы не знаете, с чего лучше начать, почему бы не начать знакомство со средой проектирования Vivado?
В руководстве разобраны следующие темы:
1) Создание нового проекта под отладочный стенд Nexys A7;
2) Навигатор по маршруту проектирования;
3) Менеджер проекта;
4) Как запустить симуляцию в Vivado;
5) Руководство по поиску функциональных ошибок;
6) Анализ RTL;
7) Как прошить ПЛИС;
8) Руководство по работе с ошибками обработки кода.
#bestpractice
👍13👀5🔥4
Новая книга от авторов «Цифровая схемотехника и архитектура компьютера»
На сайте издательства Elsevier появилась страничка книги RISC-V Microprocessor System-On-Chip Design.
В авторах указаны хорошо знакомые нам Харрис и Харрис.
Кстати, знали ли вы, что они не муж и жена, а просто однофамильцы?
На данный момент книга не имеет цены и возможности предзаказа, но уже сейчас можно ознакомиться с оглавлением во вкладке «Table Of Contents».
На сайте издательства Elsevier появилась страничка книги RISC-V Microprocessor System-On-Chip Design.
В авторах указаны хорошо знакомые нам Харрис и Харрис.
Кстати, знали ли вы, что они не муж и жена, а просто однофамильцы?
На данный момент книга не имеет цены и возможности предзаказа, но уже сейчас можно ознакомиться с оглавлением во вкладке «Table Of Contents».
🔥54
Помните план США и TSMC по строительству завода в Аризоне?
В одном из чатов по ПЛИСам наткнулся на крутую статью "TSMC’s debacle in the American desert" от 23-го апреля.
Крайне рекомендую ознакомиться.
В статье описываются трудности, с которыми столкнулись американские инженеры во время стажировки на тайваньском заводе Fab 18, где они пытались адаптироваться к местной рабочей культуре.
В частности, они столкнулись с проблемами, вызванными языковым барьером и различиями в подходах к работе: тайваньские инженеры привыкли работать по 12 часов в день, тогда как их американские коллеги предпочитали более сбалансированный рабочий график.
Кроме того американские сотрудники столкнулись с серьёзными проблемами из-за языковых барьеров. Почти всё общение на заводе, включая обучение и собрания, велось на тайваньском или китайском языках, что затрудняло понимание задач.
В теории, будущие тайваньские сотрудники Аризонского завода должны были помогать американским коллегам с переводом, но на практике у многих не хватало времени или опыта для этого.
В результате американские инженеры были вынуждены полагаться на Google Translate и программы для распознавания рукописного текста, которые часто давали неудовлетворительные результаты.
Другим аспектом культурных различий стало то, что некоторые тайваньские инженеры держали на своих рабочих столах календари с изображениями моделей в бикини и обменивались эротическими мемами в рабочих чатах. Это вызвало недовольство среди американских сотрудников, которые считали такие материалы неуместными и просили коллег их убрать.
Как итог — некоторые американские инженеры начали искать новые карьерные предложения в компаниях с менее жесткими требованиями и лучшими карьерными перспективами. В статье также упоминается, что один инженер, работавший как в Intel, так и в TSMC, рассказал, что его тайваньские коллеги интересовались вакансиями в Intel, где они надеялись на лучший баланс между работой и личной жизнью.
В одном из чатов по ПЛИСам наткнулся на крутую статью "TSMC’s debacle in the American desert" от 23-го апреля.
Крайне рекомендую ознакомиться.
В статье описываются трудности, с которыми столкнулись американские инженеры во время стажировки на тайваньском заводе Fab 18, где они пытались адаптироваться к местной рабочей культуре.
В частности, они столкнулись с проблемами, вызванными языковым барьером и различиями в подходах к работе: тайваньские инженеры привыкли работать по 12 часов в день, тогда как их американские коллеги предпочитали более сбалансированный рабочий график.
Кроме того американские сотрудники столкнулись с серьёзными проблемами из-за языковых барьеров. Почти всё общение на заводе, включая обучение и собрания, велось на тайваньском или китайском языках, что затрудняло понимание задач.
В теории, будущие тайваньские сотрудники Аризонского завода должны были помогать американским коллегам с переводом, но на практике у многих не хватало времени или опыта для этого.
В результате американские инженеры были вынуждены полагаться на Google Translate и программы для распознавания рукописного текста, которые часто давали неудовлетворительные результаты.
Другим аспектом культурных различий стало то, что некоторые тайваньские инженеры держали на своих рабочих столах календари с изображениями моделей в бикини и обменивались эротическими мемами в рабочих чатах. Это вызвало недовольство среди американских сотрудников, которые считали такие материалы неуместными и просили коллег их убрать.
Как итог — некоторые американские инженеры начали искать новые карьерные предложения в компаниях с менее жесткими требованиями и лучшими карьерными перспективами. В статье также упоминается, что один инженер, работавший как в Intel, так и в TSMC, рассказал, что его тайваньские коллеги интересовались вакансиями в Intel, где они надеялись на лучший баланс между работой и личной жизнью.
Rest of World
TSMC’s debacle in the American desert
Missed deadlines and tension among Taiwanese and American coworkers are plaguing the chip giant’s Phoenix expansion.
😁30
На просторах LinkedIn наткнулся на интересный пейпер — "The Microarchitecture of Superscalar Processors"
В нем доступно и понятно описаны техники проектирования микроархитектуры суперскалярных процессоров, а также приведены реальные примеры суперскалярных процессоров, таких как MIPS R10000, DEC Alpha 21164 и AMD K5. Несмотря на то что статья была опубликована в 1995 году, она все еще актуальна, поскольку многие принципы и подходы, описанные в ней, продолжают применяться в современных процессорах.
Статья отлично подойдет новичкам и энтузиастам в области проектирования процессорных систем.
В нем доступно и понятно описаны техники проектирования микроархитектуры суперскалярных процессоров, а также приведены реальные примеры суперскалярных процессоров, таких как MIPS R10000, DEC Alpha 21164 и AMD K5. Несмотря на то что статья была опубликована в 1995 году, она все еще актуальна, поскольку многие принципы и подходы, описанные в ней, продолжают применяться в современных процессорах.
Статья отлично подойдет новичкам и энтузиастам в области проектирования процессорных систем.
🔥25✍10👍5
И чтобы не скучали, вот вам в догонку статья от 1996-го года с обзором микроархитектуры MIPS R10000.
Buen Finde!🖥
Buen Finde!
Please open Telegram to view this post
VIEW IN TELEGRAM
✍8🔥6👀2👍1
Помните проект Пекинского университета XiangShan?
Проект XiangShan, разработанный Пекинским университетом, представляет собой процессорный IP с открытым исходным кодом, написанный на языке Chisel. Впервые я писал об этом проекте ещё в 2021 году.
Спустя 3 года проект с академических конференций добрался до Hot Chips 2024.
В обзоре доклада можно узнать о последних нововведениях в XiangShan, ознакомиться с актуальной дорожной картой (roadmap) проекта, а также понять, почему в проекте используются две разные микроархитектуры ядра.
На сегодняшний день XiangShan ставит перед собой цель достичь уровня производительности Neoverse V2.
Больше информации можно найти в обзоре доклада - servethehome.
Проект XiangShan, разработанный Пекинским университетом, представляет собой процессорный IP с открытым исходным кодом, написанный на языке Chisel. Впервые я писал об этом проекте ещё в 2021 году.
Спустя 3 года проект с академических конференций добрался до Hot Chips 2024.
В обзоре доклада можно узнать о последних нововведениях в XiangShan, ознакомиться с актуальной дорожной картой (roadmap) проекта, а также понять, почему в проекте используются две разные микроархитектуры ядра.
На сегодняшний день XiangShan ставит перед собой цель достичь уровня производительности Neoverse V2.
Больше информации можно найти в обзоре доклада - servethehome.
👍16🔥8✍4
Продолжая тему китайских академических инициатив принес вам презентацию программы - One Student One Chip.
Инициатива "One Student One Chip" нацелена на то, чтобы каждый студент мог спроектировать и выпустить свой собственный процессор еще до окончания университета.
Особенность проекта в том, что студенты проходят весь путь разработки — от идеи до реализации системы на кристалле.
В рамках программы OSOC студенты не ограничиваются симуляцией или FPGA-прототипами, а создают полноценный чип, который проходит этап tape-out для дальнейшего тестирования и изучения.
Презентация о инициативе One Student One Chip: https://ysyx.oscc.cc/res/files/ysyx-en.pdf
Сайт программы One Student One Chip: https://ysyx.oscc.cc/en/
Инициатива "One Student One Chip" нацелена на то, чтобы каждый студент мог спроектировать и выпустить свой собственный процессор еще до окончания университета.
Особенность проекта в том, что студенты проходят весь путь разработки — от идеи до реализации системы на кристалле.
В рамках программы OSOC студенты не ограничиваются симуляцией или FPGA-прототипами, а создают полноценный чип, который проходит этап tape-out для дальнейшего тестирования и изучения.
Презентация о инициативе One Student One Chip: https://ysyx.oscc.cc/res/files/ysyx-en.pdf
Сайт программы One Student One Chip: https://ysyx.oscc.cc/en/
🔥36👀14👍2
Вернемся к новому чипу от RaspberryPi.
Особенности микроархитектуры RP2350.
Микроконтроллер RP2350 на базе ядра Cortex-M33 обладает интересными микроархитектурными решениями в области работы с числами с плавающей запятой.
Одной из особенностей является интеграция кастомного математического сопроцессора двойной точности (DCP), который обеспечивает ускорение операций с числами double, включая сложение, вычитание, умножение, деление и извлечение квадратного корня.
Вместо использования стандартного IP-блока FPU двойной точности от ARM, который занимает значительную площадь кристалла, разработчики RP2350 внедрили компактный сопроцессор, меньший по площади в сравнении с типовым IP-core для поддержки double precision операций. Данное решение позволяет существенно ускорить операции с числами double по сравнению с программной реализацией, при этом минимизируя затраты на аппаратные ресурсы.
Модель программирования для кастомного сопроцессора DCP в RP2350 существенно отличается от стандартного FPU от ARM. При использовании стандартного FPU операции с плавающей запятой выполняются с помощью стандартных ARM-инструкций, и компилятор автоматически генерирует эти инструкции на основе кода высокого уровня, что упрощает разработку. В случае с DCP, разработчикам необходимо использовать специальные последовательности инструкций сопроцессора, известные как "canned instruction sequences", для выполнения операций с числами двойной точности. Это требует более низкоуровневого подхода к программированию и прямого взаимодействия с сопроцессором, что отличается от автоматизированного использования стандартного FPU.
С DCP возможно работать только в ARM режиме, RISC-V ядра не поддерживают работу с кастомным DCP, что обусловлено особенностями микроархитектуры RP2350.
За компактность DCP приходиться платить. Любое решение это компромисс, в данном случае компромисс в вопросах поддержки стандарта ieee-754. В DCP все денормализованные числа обрабатываются как ноль, что негативно сказывается на точности вычислений.
Подробности об ограничениях компактного FPU можно найти в разделе 3.6.2.9 "IEEE 754 compliance" спецификации микроконтроллера RP2350.
Больше деталей про устройство DCP можно найти в разделе 3.6.2 Double-precision Coprocessor (DCP) спецификации на микроконтроллер RP2350.
Примеры кода для работы с DCP можно найти в github репозитории микроконтроллера: https://github.com/raspberrypi/pico-examples/tree/develop/dcp
Библиотека Canned instruction sequences: https://github.com/raspberrypi/pico-sdk/blob/develop/src/rp2_common/hardware_dcp/include/hardware/dcp_canned.inc.S
🖥
Особенности микроархитектуры RP2350.
Микроконтроллер RP2350 на базе ядра Cortex-M33 обладает интересными микроархитектурными решениями в области работы с числами с плавающей запятой.
Одной из особенностей является интеграция кастомного математического сопроцессора двойной точности (DCP), который обеспечивает ускорение операций с числами double, включая сложение, вычитание, умножение, деление и извлечение квадратного корня.
Вместо использования стандартного IP-блока FPU двойной точности от ARM, который занимает значительную площадь кристалла, разработчики RP2350 внедрили компактный сопроцессор, меньший по площади в сравнении с типовым IP-core для поддержки double precision операций. Данное решение позволяет существенно ускорить операции с числами double по сравнению с программной реализацией, при этом минимизируя затраты на аппаратные ресурсы.
Модель программирования для кастомного сопроцессора DCP в RP2350 существенно отличается от стандартного FPU от ARM. При использовании стандартного FPU операции с плавающей запятой выполняются с помощью стандартных ARM-инструкций, и компилятор автоматически генерирует эти инструкции на основе кода высокого уровня, что упрощает разработку. В случае с DCP, разработчикам необходимо использовать специальные последовательности инструкций сопроцессора, известные как "canned instruction sequences", для выполнения операций с числами двойной точности. Это требует более низкоуровневого подхода к программированию и прямого взаимодействия с сопроцессором, что отличается от автоматизированного использования стандартного FPU.
С DCP возможно работать только в ARM режиме, RISC-V ядра не поддерживают работу с кастомным DCP, что обусловлено особенностями микроархитектуры RP2350.
За компактность DCP приходиться платить. Любое решение это компромисс, в данном случае компромисс в вопросах поддержки стандарта ieee-754. В DCP все денормализованные числа обрабатываются как ноль, что негативно сказывается на точности вычислений.
Подробности об ограничениях компактного FPU можно найти в разделе 3.6.2.9 "IEEE 754 compliance" спецификации микроконтроллера RP2350.
Больше деталей про устройство DCP можно найти в разделе 3.6.2 Double-precision Coprocessor (DCP) спецификации на микроконтроллер RP2350.
Примеры кода для работы с DCP можно найти в github репозитории микроконтроллера: https://github.com/raspberrypi/pico-examples/tree/develop/dcp
Библиотека Canned instruction sequences: https://github.com/raspberrypi/pico-sdk/blob/develop/src/rp2_common/hardware_dcp/include/hardware/dcp_canned.inc.S
Please open Telegram to view this post
VIEW IN TELEGRAM
👍14👀8
Принес вам чтиво на выходные.
Последнее время слежу на LinkedIn за основателем QuickSilicon Rahul Behl, он периодически публикует классные статьи и заметки в своем профиле.
Rahul поделился статьей про техники проектирования предсказателя переходов.
В этой статье рассматриваются ключевые метрики, связанные с размером предсказателей, а также проводится сравнительный анализ эффективности различных архитектур предсказания, таких как ITTAGE и OGEHL.
Для всех, кто интересуется высокопроизводительными вычислительными системами и микроархитектурой процессоров, рекомендую ознакомиться — отличное погружение в тему оптимизации предсказания ветвлений.
Buen Finde!🖥
Последнее время слежу на LinkedIn за основателем QuickSilicon Rahul Behl, он периодически публикует классные статьи и заметки в своем профиле.
Rahul поделился статьей про техники проектирования предсказателя переходов.
В этой статье рассматриваются ключевые метрики, связанные с размером предсказателей, а также проводится сравнительный анализ эффективности различных архитектур предсказания, таких как ITTAGE и OGEHL.
Для всех, кто интересуется высокопроизводительными вычислительными системами и микроархитектурой процессоров, рекомендую ознакомиться — отличное погружение в тему оптимизации предсказания ветвлений.
Buen Finde!
Please open Telegram to view this post
VIEW IN TELEGRAM
👍16🔥3👀3
А что тут у нас?
Сегодня преодолели планку в 2000 подписчиков 🎉🎉🎉
Рад, что канал растет и очень приятно получать положительный фидбек от вас.
Думаю пора наконец-то добавить какой-то интерактив,а не только обещать сделать это 🌚 .
Что думаете про создание дискорд-сервера для канала? Или отдельного закрытого чатика только для своих в телеграм?
Из плюсов дисокрода там устроена проще навигация по текстовым чатам, чем в комментариях к постам в телеграм и можно проводить локальные стримы в голосовых каналах.
Из активностей - можно разобрать задачку с КвикСиликона, например, или обсудить интересные вопросы выпускного экзамена с направления Digital Design and Computer Architecture от ETH, либо просто устроить q&a сессию, пообщаться, познакомиться, понетворкаться.
Сам я за последний вариант, потому что к остальным нужно готовиться🤪
Как вам варианты? Накидайте идей в комментариях☺️
Сегодня преодолели планку в 2000 подписчиков 🎉🎉🎉
Рад, что канал растет и очень приятно получать положительный фидбек от вас.
Думаю пора наконец-то добавить какой-то интерактив,
Что думаете про создание дискорд-сервера для канала? Или отдельного закрытого чатика только для своих в телеграм?
Из плюсов дисокрода там устроена проще навигация по текстовым чатам, чем в комментариях к постам в телеграм и можно проводить локальные стримы в голосовых каналах.
Из активностей - можно разобрать задачку с КвикСиликона, например, или обсудить интересные вопросы выпускного экзамена с направления Digital Design and Computer Architecture от ETH, либо просто устроить q&a сессию, пообщаться, познакомиться, понетворкаться.
Сам я за последний вариант, потому что к остальным нужно готовиться
Как вам варианты? Накидайте идей в комментариях
Please open Telegram to view this post
VIEW IN TELEGRAM
🎉44👍5🔥4
Ждём-с
https://www.reuters.com/markets/deals/qualcomm-approached-intel-about-takeover-recent-days-wsj-reports-2024-09-20/
Qualcomm approached Intel about a takeover in recent days, WSJ reports
https://www.reuters.com/markets/deals/qualcomm-approached-intel-about-takeover-recent-days-wsj-reports-2024-09-20/
👀14
Классное нововведение в open source расширении для VSCodium/VSCode - Teros HDL
В версии 6.0.4 добавлена полноценная поддержка Intel® Quartus® Prime Pro: теперь можно выполнять синтез и анализировать отчёты STA прямо в TerosHDL в среде VSCode.
Более подробную информацию о возможностях FPGA/ASIC toolbox'a можно найти в документации проекта.
В версии 6.0.4 добавлена полноценная поддержка Intel® Quartus® Prime Pro: теперь можно выполнять синтез и анализировать отчёты STA прямо в TerosHDL в среде VSCode.
Более подробную информацию о возможностях FPGA/ASIC toolbox'a можно найти в документации проекта.
🔥24👀10✍2
Недавно наткнулся на интересную статью — The 10 Hottest Semiconductor Startups Of 2024
В этом списке оказалась и Tenstorrent, которую мы уже неоднократно обсуждали.
Подобные подборки интересны не только упоминанием известных компаний и персон, но и тем, что дают возможность узнать о новых продуктах, в которые инвесторы активно вкладываются.
Это позволяет лучше понять текущие тренды на рынке полупроводников и, возможно, найти перспективного работодателя.
В этом списке оказалась и Tenstorrent, которую мы уже неоднократно обсуждали.
Подобные подборки интересны не только упоминанием известных компаний и персон, но и тем, что дают возможность узнать о новых продуктах, в которые инвесторы активно вкладываются.
Это позволяет лучше понять текущие тренды на рынке полупроводников и, возможно, найти перспективного работодателя.
Crn
The 10 Hottest Semiconductor Startups Of 2024 (So Far)
CRN rounds up the 10 hottest semiconductor startups of 2024 so far, which include Cerebras Systems, Rivos and Tenstorrent, among others who are seeking to challenge Nvidia’s AI computing dominance or find other areas ripe for disruption.
👍9👀6
Команда опытных инженеров из Intel покинула компанию и основала стартап AheadComputing.
Планы компании — разработка, верификация и лицензирование процессорных IP на базе архитектуры RISC-V.
В заметке необычно описана квалификация команды: совокупный опыт более 80 лет проектирования и верификации процессорных систем.
В число основателей входят Dr. Debbie Marr, Jonathan Pearce, Mark Dechene и Dr. Srikanth Srinivasan.
Debbie Marr была ведущим архитектором в Intel и участвовала в разработке и внедрении технологии Hyperthreading.
О создании стартапа объявили 18 июля, за несколько недель до падения акций Intel и объявления планов о массовых сокращениях в компании.
На фоне слухов о возможном поглощении Intel компанией Qualcomm (во что я хочу не верить ) эта новость об утечке квалифицированных кадров явно усугубляет и без того сложное положение Intel.
Ссылка на сайт AheadComputing🖥
Планы компании — разработка, верификация и лицензирование процессорных IP на базе архитектуры RISC-V.
В заметке необычно описана квалификация команды: совокупный опыт более 80 лет проектирования и верификации процессорных систем.
В число основателей входят Dr. Debbie Marr, Jonathan Pearce, Mark Dechene и Dr. Srikanth Srinivasan.
Debbie Marr была ведущим архитектором в Intel и участвовала в разработке и внедрении технологии Hyperthreading.
О создании стартапа объявили 18 июля, за несколько недель до падения акций Intel и объявления планов о массовых сокращениях в компании.
На фоне слухов о возможном поглощении Intel компанией Qualcomm (
Ссылка на сайт AheadComputing
Please open Telegram to view this post
VIEW IN TELEGRAM
👀19👍6✍1
Юрий Панчул опубликовал отличный пост о своей беседе с одним из авторов настольной книги для проектировщиков микросхем — "Цифровая схемотехника и архитектура компьютера", Дэвидом Харрисом (настольная книга, по крайней мере, в студенческое время) .
Рекомендую ознакомиться с постом, вы найдете много интересной информации и полезных рекомендаций по профессиональной литературе.
Особое внимание в посте я обратил на процессор Wally, который поддерживает необходимые расширения для запуска Linux и будет использоваться в новой книге, о которой я писал ранее.
Чем может быть интересен этот проект? Создание Linux совместимого процессора с нуля, задача не из простых, а его верификация это отдельная головная боль.
Если вы студент или энтузиаст и находитесь в поисках того самого пет-проекта, где можно набить руку и гордо добавить об этом строчку в резюме, Wally, как по мне, интересный проект и достойный внимания проект.
Можно заглянуть в раздел issues и изучить открытые задачи. Например, обнаружена ошибка в блоке FPU: неверный расчет или округление младшего бита мантиссы.
Или тест прерывается из-за тайм-аута — почему бы не покопаться в исходниках и не разобраться, где и из-за чего происходит зависание?
Безусловно, это не простые задачи. Они требуют значительных временных затрат и глубокого погружения в программно-аппаратное проектирование.
Но разве это должно пугать?☕️
Рекомендую ознакомиться с постом, вы найдете много интересной информации и полезных рекомендаций по профессиональной литературе.
Особое внимание в посте я обратил на процессор Wally, который поддерживает необходимые расширения для запуска Linux и будет использоваться в новой книге, о которой я писал ранее.
Чем может быть интересен этот проект? Создание Linux совместимого процессора с нуля, задача не из простых, а его верификация это отдельная головная боль.
Если вы студент или энтузиаст и находитесь в поисках того самого пет-проекта, где можно набить руку и гордо добавить об этом строчку в резюме, Wally, как по мне, интересный проект и достойный внимания проект.
Можно заглянуть в раздел issues и изучить открытые задачи. Например, обнаружена ошибка в блоке FPU: неверный расчет или округление младшего бита мантиссы.
Или тест прерывается из-за тайм-аута — почему бы не покопаться в исходниках и не разобраться, где и из-за чего происходит зависание?
Безусловно, это не простые задачи. Они требуют значительных временных затрат и глубокого погружения в программно-аппаратное проектирование.
Но разве это должно пугать?
Please open Telegram to view this post
VIEW IN TELEGRAM
🔥33👍13👀2