⚡️Новое уникальное занятие по верификации RISC-V⚡️Доброго времени суток, дорогие единомышленники!
⌨️ В июне 2024 года
я создал курс по функциональной верификации RISC-V ядер, которому, по моему мнению, в настоящее время
не существует аналогов в открытом доступе. Существующие материалы разрозненны, а русскоязычные просто отсутствуют.
⌨️ Сегодня я завершил работу над
массивным обновлением, добавляющим в курс новое практическое занятие. Оно посвящено индустриальному Step-and-Compare подходу к верификации процессорных ядер. Данный подход является одним из основных в индустрии.
⚡️Занятие 3: Синхронное сравнение с эталонной моделью⚡️⌨️ Также прикрепляю ссылки на несколько тесно связанных с темой докладов
[1][2][3] (
PDF в комментариях). Интересно то, что они были представлены компанией ImperasDV, лидером в сфере верификации RISC-V. Не так давно компания продолжила свой путь,
став частью Synopsys.
⌨️ Замечу, что
о Step-and-Compare я рассказывал на выступлении в рамках конференции FPGA Systems 2024.2 [YouTube][VK]. Обещал, что скоро в моем курсе появится соответствующее практическое занятие. Слово сдержал. Продолжаем движение дальше!
📈 Вас, дорогие читатели, уже
более 1000 человек в канале! Сделал
первый пост в канале навигационным, а также закрепил его. Для связанных одной темой постов создал теги. Спасибо вам за доверие и уделяемое время!
➖➖➖#riscv_fv
